Famille programmable de la puce XC3S1200E-5FGG320C Spartan-3E FPGA d'IC

Détail rapide :
Famille de Spartan-3E FPGA
Description :
La famille de Spartan®-3E des réseaux prédiffusés Champ-programmables (FPGAs) est spécifiquement conçue pour répondre aux besoins des applications électroniques du consommateur à fort débit et sensible au coût. La famille de cinq membres offre des densités s'étendant de 100 000 à 1,6 millions de portes de système, suivant les indications du tableau 1.
La famille de Spartan-3E construit sur le succès de la famille Spartan-3 première en augmentant la quantité de logique par entrée-sortie, réduisant de manière significative le coût par cellule de logique. Les nouvelles caractéristiques améliorent des performances système et réduisent le coût de la configuration. Ces améliorations de Spartan-3E FPGA, combinées avec la technologie transformatrice avancée de 90 nanomètre, fournissent plus de fonctionnalité et de largeur de bande par dollar que n'était précédemment possible, fixant de nouvelles normes dans l'industrie programmable de logique.
En raison de leur exceptionnellement coût bas, Spartan-3E FPGAs sont idéalement adaptés à un large éventail d'applications d'électronique grand public, y compris l'accès à bande large, la mise en réseau à la maison, l'affichage/projection, et le matériel de télévision numérique.
La famille de Spartan-3E est une alternative supérieure à masquer programmé. FPGAs évitent le coût initial élevé, les cycles de développement prolongés, et l'inflexibilité inhérente de conventionnel. En outre, la programmabilité de FPGA permet des mises à jour de conception dans le domaine sans le remplacement de matériel nécessaire, une impossibilité avec.
Applications :
• Coût bas même, solution performante de logique pour des applications à fort débit et grand public
• Avéré a avancé la technologie transformatrice du nanomètre 90
• Multi-tension, goupilles multistandard d'interface de SelectIO™
• Jusqu'à 376 bornes d'entrée-sortie ou 156 paires de signal différentiel
• Normes assymétriques de signal de LVCMOS, de LVTTL, de HSTL, et de SSTL
• signalisation 3.3V, 2.5V, 1.8V, 1.5V, et 1.2V
• Taux de transfert des données de 622+ Mb/s par entrée-sortie
• LVDS vrai, RSDS, mini-LVDS, différentielle entrée-sortie différentielle de HSTL/SSTL
• Double appui augmenté du débit (RDA)
• Appui de la RDA SDRAM jusqu'à 333 Mb/s
• Ressources abondantes et flexibles de logique
• Les densités jusqu'à 33 192 cellules de logique, y compris le registre à décalage facultatif ou ont distribué l'appui de RAM
• Multiplexeurs larges efficaces, logique large
• La lecture anticipée rapide portent la logique
• 18 x 18 multiplicateurs augmentés avec la canalisation facultative
• Programmation d'IEEE 1149.1/1532 JTAG/corriger le port
• Architecture hiérarchique de mémoire de SelectRAM™
• Jusqu'à 648 Kbits du bloc rapide RAM
• Jusqu'à 231 Kbits de RAM distribué efficace
• Jusqu'à huit directeurs de pendule à lecture digitale (DCMs)
• Élimination oblique d'horloge (boucle verrouillée de retard)
• Synthèse de fréquence, multiplication, division
• Déphaseur à haute résolution
• Grande plage de fréquence (5 mégahertz à plus de 300 mégahertz)
• Huit horloges globales plus huit horloges supplémentaires par chaque moitié de dispositif, plus le cheminement abondant de bas-biais
• Interface de configuration aux bals d'étudiants industriellement compatibles
• PROM périodique bon marché et qui fait gagner de la place d'instantané de SPI
• parallèle x8 ou x8/x16 NI PROM instantané
• Éclair bon marché de plate-forme de Xilinx® avec JTAG
• Logiciel complet de Xilinx ISE® et de WebPACK™
• Noyaux de processeur inclus par  de MicroBlaze™ et de PicoBlaze
• 32-/64-bit entièrement conforme 33 mégahertz de soutien de PCI (66 mégahertz dans des quelques dispositifs)
• Options de empaquetage bonnes marchées de QFP et de BGA
• Les empreintes de pas communes soutiennent la migration facile de densité
• options de empaquetage sans Pb
• Version des véhicules à moteur de XA disponible
Caractéristiques :