XCV300-5BG352I - XILINX - VIRTEX™ 2,5 V METTENT EN PLACE DES RÉSEAUX PRÉDIFFUSÉS PROGRAMMABLES
| Lumière élevée : |
puces programmables d'IC,puces de circuit intégré |
||
|---|---|---|---|
Détail rapide :
Virtex™ 2,5 réseaux prédiffusés programmables de champ de V
Description :
La famille de Virtex FPGA fournit les solutions programmables performantes et de grande capacité de logique. Spectaculaires progressions dans le résultat d'efficacité de silicium d'optimiser la nouvelle architecture pour l'efficacité d'endroit-et-itinéraire et d'exploiter 5 un processus agressif du µm CMOS du couche-métal 0,22. Ces avances rendent Virtex FPGAs des solutions de rechange puissantes et flexibles aux réseaux prédiffusés masque-programmés. La famille de Virtex comporte les neuf membres montrés dans le tableau 1.
Le bâtiment sur une expérience acquise des générations précédentes de FPGAs, la famille de Virtex représente un pas en avant révolutionnaire dans la conception programmable de logique. Combinant une grande variété de caractéristiques du système programmables, une hiérarchie riche de rapide, ressources flexibles d'interconnexion, et de technologie transformatrice avancée, la famille de Virtex fournit une solution programmable ultra-rapide et de grande capacité de logique qui augmente la flexibilité de conception tout en réduisant le temps-à-marché.
Applications :
• Rapidement, réseaux prédiffusés Champ-programmables à haute densité
- Densités de 50k aux portes de système de 1M
- Performances système jusqu'à 200 mégahertz
- PCI 66-MHz conforme
- Chaud-permutable pour le PCI compact
• Interfaces multistandard de SelectIO™
- 16 normes d'interface performantes
- Se relie directement aux dispositifs de ZBTRAM
• Circuits intégrés de horloge-gestion
- Quatre ont consacré les boucles retard-verrouillées (DLLs) pour le contrôle avancé d'horloge
- Quatre filets globaux de distribution d'horloge de bas-biais primaire, plus 24 filets secondaires d'horloge locale
• Système mémoire hiérarchique
- LUTs configurable en tant que RAM de 16 bits, RAM à 32 bits,
RAM à double accès de 16 bits, ou registre à décalage de 16 bits
- RAM 4k-bit à double accès synchrones configurables
- Interfaces rapides aux RAM performantes externes
• Architecture flexible qui équilibre la vitesse et la densité
- Consacré portez la logique pour l'arithmétique ultra-rapide
- Appui consacré de multiplicateur
- Chaîne de cascade pour des fonctions de large-entrée
- Inscriptions/verrous abondants à l'horloge permettre, et double ensemble et remise synchrones/asynchrones
- Transport interne de 3 états
- Logique de frontière-balayage d'IEEE 1149,1
- diode de capteur de la Matrice-température
• Soutenu par FPGA Foundation™ et des systèmes de développement d'Alliance
- Soutien complet des bibliothèques unifiées, des macros apparenté placés, et du directeur de conception
- Large choix des plates-formes de PC et de poste de travail
• configuration basée sur SRAM de dans-système
- Re-programmabilité illimitée
- Quatre modes 100
• 0,22 µm processus en métal de 5 couches
• l'usine 100% a examiné
Caractéristiques :
| Fiches techniques | Virtex 2,5 V |
| Obsolescence de PCN | Spartiate, Virtex FPGA/SCD 18/Oct/2010 |
| Forfait standard | 1 |
| Catégorie | Circuits intégrés (IC) |
| Famille | Incorporé - FPGAs (réseau prédiffusé programmable de champ) |
| Série | Virtex® |
| Nombre de laboratoires/CLBs | 1536 |
| Nombre d'éléments logiques/de cellules | 6912 |
| RAM Bits total | 65536 |
| Nombre d'I /O | 260 |
| Nombre de portes | 322970 |
| Tension - approvisionnement | 2,375 V | 2,625 V |
| Montage du type | Bâti extérieur |
| Température de fonctionnement | -40°C | 100°C |
| Paquet/cas | 352-LBGA, métal |
| Paquet de dispositif de fournisseur | 352-MBGA (35x35) |
